本条目里凡标注「ISA 手册」的事实，均出自 AMD CDNA5 ISA 参考手册（2026-07-27，823 页）。 该手册不在本 KB 内，白皮书对其中任何一项都没有提及，因此这些事实不得当作白皮书的陈述引用。
这个对照集在本 KB 里是罕见的：一侧是 CDNA 1→5 的完整五代谱系，另一侧是 Ampere→Hopper→Blackwell 的三代竞品谱系。本条目最重要的三条结论——FP64 的退场、GCN 与 RDNA 的重新合流、AccVGPR 与 TMEM 的反向交叉——任何单份白皮书都没有说过，只有把八份放在一起才看得见。这正是本层存在的理由。
| Entity | 关系 | 为什么进入对照 |
|---|---|---|
| amd-cdna4-whitepaper | 直接前代 | 本篇所有 4x / 2x 倍数的分母；MXFP6 次序重排、Wave64→Wave32、MFMA→WMMA 的对照基线 |
| amd-cdna3-whitepaper | 隔代前身 | chiplet + Infinity Cache 的建立者；本篇 Global L2 是否吸收了 Infinity Cache，只能拿它来问 |
| amd-cdna2-whitepaper | 谱系的 HPC 顶点 | FP64 Matrix 的诞生与 Frontier；本篇要"完成"的那条弧线的起点 |
| amd-cdna1-whitepaper | 谱系的分家点 | 2020 年 CDNA/RDNA 分家、MFMA 与 Wave64 的诞生；本篇恰好逆转了这两件事 |
| nv-blackwell-whitepaper | 机架级对标 | NVL72 是 Helios 要对齐的系统抽象；TMEM 与 AccVGPR 的反向交叉在此 |
| nv-hopper-h100-whitepaper | 设计点来源 | TDM / workgroup cluster / 异步 barrier 的原型全部在 2022 年的 Hopper 上 |
| nv-ampere-a100-whitepaper | 异步原语的真正起点 | cp.async + mbarrier 是 2020 年的能力，用来校准"AMD 落后几年"的分母 |
把五代的 FP64 矩阵峰值排成一行，这条曲线的形状比任何一代的单点数字都更有信息量：
| 代次 | 产品 | FP64 Vector | FP64 Matrix | 来源 |
|---|---|---|---|---|
| CDNA 1 (2020) | MI100 | 11.5 TF | 不存在 | [amd-cdna1-whitepaper] |
| CDNA 2 (2021) | MI250X | 47.9 TF | 95.7 TF（新能力） | [amd-cdna2-whitepaper] |
| CDNA 3 (2023) | MI300X | 81.7 TF | 163.4 TF（峰值） | [amd-cdna3-whitepaper] |
| CDNA 4 (2025) | MI355X | 78.6 TF | 78.6 TF（腰斩） | [amd-cdna4-whitepaper] |
| CDNA 5 (2026) | MI455X | 规格表无此行 | 无矩阵指令（ISA 手册） | [amd-cdna5-whitepaper] |
CDNA 2 把 FP64 Matrix 从零做到 95.7 TF，并用它驱动了全球首台 Exascale 超算——9,408 个 MI250X 节点、1.1 EF FP64 [amd-cdna2-whitepaper]。CDNA 3 把它推到 163.4 TF，是同代 H100 的 66.9 TF 的 2.4 倍，这是 AMD 当时最干净的一条护城河 [amd-cdna3-whitepaper]。CDNA 4 把它腰斩，KB 的 CDNA 4 条目把这一步读作"AI-first 而非 HPC-first 的刻意信号" [amd-cdna4-whitepaper]。CDNA 5 走完了最后一步：ISA 手册中不存在任何 FP64 矩阵指令，规格表连一行 FP64 都不再列，而 Figure 4 的支持格式表里 float64 仍在 [amd-cdna5-whitepaper]。
这不是"性能下降"，而是"退出对外口径"。 前四代每一代都在规格表里报 FP64 数字，本代第一次不报。同代 ISA 却新增了 5 条 FP64 双发射 opcode（V_DUAL_FMA_F64 等，限 VOPD3 的 X slot），矩阵路被删的同一代向量路拿到了吞吐机制 [amd-cdna5-whitepaper]——这读起来像刻意补偿，但补偿的对象是向量 FP64，而 CDNA 2 的 Frontier 客户买的是矩阵 FP64。
值得给 AMD 一个公道：NVIDIA 先走了这一步。A100 首次引入 FP64 TC（19.5 TF），Hopper 推到 66.9 TF [nv-hopper-h100-whitepaper]，而 Blackwell 的 B200 只报 37 TF，且 KB 的 Blackwell 条目明确标注"是否保留 FP64 Tensor Core 未被官方确认" [nv-blackwell-whitepaper]。也就是说 NVIDIA 在 2024 年就悄悄让 FP64 矩阵路径失去了口径，AMD 是 2026 年才跟上。差别在于持有时间：AMD 用 CDNA 2/3 两代把 FP64 Matrix 做成了产品定位（Frontier），NVIDIA 从未如此。放弃一条自己从未主打的能力，和放弃一条自己拿来赢下 Exascale 的能力，对客户的意义完全不同。
MI430X 被定位给 HPC，这让问题更尖锐而不是更缓和：白皮书对该型号只字未提，"所有架构陈述都针对 MI455X" [amd-cdna5-whitepaper]。如果 MI430X 用的是同一颗 CDNA 5 XCD，那么它的 FP64 只能来自向量路径加那 5 条双发射 opcode；如果它用的是不同的计算 die，那 CDNA 5 就不是一个架构而是两个，而后者从未被披露。两种可能都不利于把本篇当作 HPC 路线图来读。
这是本对照集里最大的一条结论，而它在任何一份白皮书里都不存在。
2020 年 CDNA 1 的核心叙事就是分家：AMD 首次把 GPU 架构分化为计算专用（CDNA）与图形专用（RDNA），移除全部图形固定功能单元（光栅化、曲面细分、图形缓存、混合、显示引擎），把释放的面积投入计算 [amd-cdna1-whitepaper]。分家之后的执行模型是 GCN 血统的三件套，并且四代未变：
CDNA 5 一次性把这三件套全部换掉：Wave32 取代 Wave64、WGP 取代 CU（每 WGP 4 路 SIMD32 + 4 标量单元，每时钟可发起一个 32 线程操作）[amd-cdna5-whitepaper]，MFMA 与 SMFMAC 在 823 页 ISA 手册中零出现，矩阵路径改为 V_WMMA_ / V_SWMMAC_ [amd-cdna5-whitepaper]。到达的具体 RDNA 特性清单是：
| RDNA 侧特性 | 在 CDNA 5 中的形态 | 证据 |
|---|---|---|
| Wave32 | 取代 Wave64，单周期发射 | 白皮书 [amd-cdna5-whitepaper] |
| Work Group Processor | 取代 CU，"an equal number"，但每单元向量宽度翻倍（64→128 lane） | 白皮书 [amd-cdna5-whitepaper] |
| WMMA / SWMMAC | 取代 MFMA / SMFMAC 全族 | ISA 手册 [amd-cdna5-whitepaper] |
| VOPD 双发射 | 26 条 V_DUAL_*，含 5 条 FP64 | ISA 手册 [amd-cdna5-whitepaper] |
| DPP16 / DPP8 | 取代 SDWA 的通道交换机制 | ISA 手册（本 KB 无 L2 记录） |
前四条在 KB 内有证据链，第五条只有外部 ISA 手册支撑，读者应按更低置信度对待。
这条观察的分量在于它反转了一次持续六年的战略。 2019 年分家的理由正是"计算与图形的最优微架构不同"；CDNA 5 在执行模型这一层把分家撤销了大半。合流带来的是同一套编译器后端、同一套 wave 语义、以及消费级 RDNA 出货量对向量核心研发的摊薄；代价是 CDNA 1-4 积累的、以 Wave64 隐式 lane 布局和 MFMA 为前提的软件资产在本代全部作废（见 §2.4）。
必须把边界说清楚：合流发生在执行模型层，不是产品层。chiplet 拓扑、FCD/IOD die 分工、192 MB Global L2、UALoE 与 72-GPU 共享内存域 [amd-cdna5-whitepaper] 在 RDNA 上没有任何对应物。所以准确的说法是：CDNA 5 = RDNA 的执行模型 + CDNA 的系统架构，而不是"CDNA 变成了 RDNA"。
CDNA 5 一次拿到了四件 Hopper 在 2022 年就已经交付的东西。逐项对齐，并把"真等价"和"看着像"分开：
| CDNA 5 | Hopper 对应物 | 是否真等价 |
|---|---|---|
| Tensor Data Mover：descriptor 从 SGPR 加载，理解至多 5 维 tiling，异步执行，硬件边界检查，支持多播，LDS↔DRAM 直连不经寄存器 [amd-cdna5-whitepaper] | TMA：descriptor 含 base/shape/stride/padding，单指令搬运 1D–5D tensor，异步 DMA 直写 SMEM，硬件处理越界 [nv-hopper-h100-whitepaper] | 真等价，且差异有方向：TMA 越界填零，TDM 越界做边界检查且不会静默读到邻居数据 [amd-cdna5-whitepaper]。另据 ISA 手册，TDM 的 load 与 store 互相保序，而一般异步拷贝不保证——这使 TDM 更接近"有序 DMA 通道"而非纯 fire-and-forget |
| workgroup cluster：最多 16 workgroup，cluster barrier + multicast load [amd-cdna5-whitepaper] | Thread Block Cluster：最多 16 block/cluster [nv-hopper-h100-whitepaper] | 部分等价。上限数字完全相同；但 Hopper 的 cluster 配套了 DSMEM——SM 间直接 load/store 对方 shared memory、绕过 L2 [nv-hopper-h100-whitepaper]。CDNA 5 一侧在 KB 现有证据中没有对等的 peer-LDS 寻址，只有同步（barrier）与广播（multicast）。这是本节最容易被夸大的一处 |
DS_ATOMIC_ASYNC_BARRIER_ARRIVE_B64 [amd-cdna5-whitepaper] | mbarrier.arrive.expect_tx（带 byte count 的异步事务 barrier）[nv-hopper-h100-whitepaper] | 等价，但落后不止一代：mbarrier.init/arrive/wait 是 A100（2020）就有的能力 [nv-ampere-a100-whitepaper]，Hopper 加的只是 transaction 变体 |
| 读多播 + Broadcast Arbitrator（WGP 私有存储与 L2 之间的独立仲裁部件）[amd-cdna5-whitepaper] | TMA 的 cluster 内搬运 [nv-hopper-h100-whitepaper] | 不宜简单对应。Hopper 条目记录的是 cluster 内 DSMEM 间搬运，没有点名 multicast；CDNA 5 的 Broadcast Arbitrator 是一个有明确物理位置的独立部件，NVIDIA 侧没有同名对应物。把它说成"抄 TMA multicast"超出了 KB 的证据 |
时间差的分母要算准：Hopper 白皮书是 2022-03，CDNA 5 是 2026-08。中间的 CDNA 4（2025）在这条线上只拿到 "LDS direct load from L1"——数据可以 L1→LDS 不经 VGPR [amd-cdna4-whitepaper]，这是一个弱得多的近似：没有 descriptor、没有多维 tiling、没有异步、没有 cluster。所以"AMD 落后两代"是对 CDNA 5 全套异步栈的说法；单看异步 barrier 这一件，分母要用 A100 的 2020 年。
反过来说，本代的意义正是在于：Hopper 风格的 warp-specialized GEMM / attention 结构第一次在 CDNA 上可以移植，而不是像 CDNA 4 那样只能用 L1→LDS 直读近似 [amd-cdna5-whitepaper]。
CDNA 5 的移植成本没有先例。ISA 手册显示 MFMA / SMFMAC / AccVGPR 三者同时零出现，32×32 tile 无后继（只剩 16×16 加一个 32×16 的 FP4 形状），Wave64 被明确取代 [amd-cdna5-whitepaper]。再叠加外部核对的结果：SDWA、S_WAITCNT、S_BARRIER、MTBUF 均已消失，155 条 CDNA 4 向量 ALU 助记符在 CDNA 5 中没有对应拼写（ISA 手册）。这是重写，不是移植。
诚实的对照是：NVIDIA 也反复打破过自己的矩阵编程模型。A100 用 mma.sync.aligned.m16n8k16 取代了 V100 的 hmma.m8n8k4 [nv-ampere-a100-whitepaper]；Hopper 引入 4-warp 协作的 WGMMA，可直接从 SMEM 读 operand [nv-hopper-h100-whitepaper]；Blackwell 引入 tcgen05，从 TMEM 取操作数 [nv-blackwell-whitepaper]。所以问题不是 AMD 是否打破了兼容性，而是这次断裂的形状不同：
第二个差别是断裂落在谁头上。NVIDIA 的三次断裂都被 CUTLASS / cuBLAS / cuDNN 吸收了——Hopper 那次的具体表现就是 "CUTLASS 3.x 全面重写" [nv-hopper-h100-whitepaper]，而绝大多数用户从未接触这一层。AMD 的等价层是 CK、rocBLAS 的汇编内核、Triton 的 AMD 后端 lowering，以及一切内联 __builtin_amdgcn_mfma_* 的代码 [amd-cdna5-whitepaper]。
那么 ROCm 能不能像 CUDA 一样吸收这次断裂？KB 记录的 ROCm 成熟度曲线是真实在上升的：CDNA 1 只有"ROCm 4.0 + HIP 提供 CUDA 移植路径" [amd-cdna1-whitepaper]；CDNA 2 是"持续追赶 CUDA" [amd-cdna2-whitepaper]；CDNA 3 时 "vLLM/SGLang 开始适配" [amd-cdna3-whitepaper]；到 CDNA 4 已经是 Day 0 支持、vLLM 双周稳定版、SGLang 周稳定版 [amd-cdna4-whitepaper]。
但上升的是框架层，被作废的是 kernel 层，两者不是同一支队伍。 而 kernel 层恰恰是这条谱系历史上最薄的一环：CDNA 3 的条目里，"跨 XCD 通信需经过 IOD、延迟高于 monolithic"和"chiplet 架构需要 XCD-aware 调度和数据布局优化"是被写进 Limitations 的 [amd-cdna3-whitepaper]，单 XCD 只有 0.66 TB/s HBM 带宽、数据局部性决定一切的分析也在同一条目里 [amd-cdna3-whitepaper]。也就是说，这次断裂正好砸在 ROCm 最薄的冰面上。这是一个可以反驳的判断——反驳路径是指出 CK/Triton 的 WMMA 后端本就与 RDNA 共享代码，合流反而缩短了重写路径——但反驳需要证据，而 KB 目前没有。
CDNA 4 时代 MXFP6 与 MXFP4 同为 16,384 FLOPS/clk/CU、同为 10,066 TF [amd-cdna4-whitepaper]，KB 的 CDNA 4 条目由此把 MXFP6 判为"strict sweet spot"——同吞吐、多 50% 尾数位——并把它列为对 B200 的独有差异化 [amd-cdna4-whitepaper]。CDNA 5 把这条结论推翻了：MXFP6 = MXFP8 = 20.13 PF，只有 MXFP4 = 40.26 PF [amd-cdna5-whitepaper]。
关键在于这个反转只体现为格式之间相对次序的重排，每一项的绝对吞吐都翻倍了，所以只看"每项都涨"的读者会完全错过它 [amd-cdna5-whitepaper]。一代之间从"免费的 6 bit"到"付 2 倍代价的 6 bit"，而白皮书不提示。
放到两家的格式阶梯上看，方向是收敛而非分化：
| CDNA 4 | CDNA 5 | Blackwell | |
|---|---|---|---|
| 4-bit 一等公民 | MXFP4，OCP MX，block 32，纯 2 的幂 scale | MXFP4，block 16 或 32，scale 可带 3 位尾数（shared exp 8/5/4 + shared mantissa 0/3）[amd-cdna5-whitepaper] | NVFP4，block 16，per-block E4M3 scale + per-tensor FP32 [nv-blackwell-whitepaper] |
| 6-bit | 与 4-bit 同速（AMD 独有）[amd-cdna4-whitepaper] | 掉到与 8-bit 同速 | FP6 存在，KB 条目按"约等于 FP4"估计且标注为 est. [nv-blackwell-whitepaper] |
Blackwell 条目对 NVFP4 的设计理由是"16 元素 E4M3 scale 比 OCP MXFP4 的 32 元素 2 的幂 scale 量化误差更小" [nv-blackwell-whitepaper]。CDNA 5 新增的分数 scale + 16 元素 block，在机制上正是同一个设计点——让 block scale 带尾数，从而更精确贴合 block 内动态范围 [amd-cdna5-whitepaper]。
由此得到一个可以争论的判断：AMD 放弃了自己的差异化格式（MXFP6），转而收敛到 NVIDIA 两年前的差异化格式（带尾数 scale 的 4-bit）。 两家 4-bit 的可互操作性显著上升（block size 16 现在双方都有、scale 都可带尾数），而 6-bit 作为一档一等公民的证据在双方都在减弱——CDNA 5 把它降级，Blackwell 一侧连吞吐都只是估计值。合理的读法是："6 bit 跑 4 bit 的速度"是 CDNA 4 的一次实现巧合（sub-byte 数据通路按 4-bit 粒度工作，MXFP6 占同样的 MAC 槽位）[amd-cdna4-whitepaper]，而不是一个行业趋势。 它随微架构换血一起消失了。
显存容量：五代里的唯一常量。 CDNA 1 是唯一落后的一代（MI100 32 GB vs A100 80 GB）[amd-cdna1-whitepaper]；此后 MI250X 128 GB vs A100 80 GB [amd-cdna2-whitepaper]、MI300X 192 GB vs H100 80 GB（2.4x）[amd-cdna3-whitepaper]、MI355X 288 GB vs B200 192 GB（+50%）[nv-blackwell-whitepaper]，到本代 432 GB @ 23.3 TB/s [amd-cdna5-whitepaper]。这是 AMD 唯一一条从未主动放弃、也从未被追平的差异化。 必须加一句口径警告：B200 不是 MI455X 的同代对手，本 KB 也没有 Rubin 一代的条目，所以"432 vs 192"只能读作谱系一致性，不能读作同代对比。
scale-up：从"完全没有"到数值反超。 CDNA 4 时代 KB 记录的最大系统级差距就是"缺乏 NVL72 等价的机架级 GPU 直联方案" [amd-cdna4-whitepaper]，互联带宽 1,075 GB/s 对 NVLink5 的 1,800 GB/s 落后 67%，NVLink 域 8 vs 72 落后 9 倍 [amd-cdna4-whitepaper]。CDNA 5 一次补齐并越过：72-GPU 单跳交换共享内存域、每 GPU 3.6 TB/s、机架 260 TB/s [amd-cdna5-whitepaper]，对 NVL72 的 130 TB/s 是 2 倍 [nv-blackwell-whitepaper]。GPU 数量 72 与 NVL72 完全相同，这不像巧合，更像把对方的系统抽象直接当作设计目标。
LLC 聚合容量：可能正在倒退，而白皮书不说。 CDNA 3 引入 256 MB Infinity Cache @ 17.2 TB/s，与 32 MB L2 并存 [amd-cdna3-whitepaper]；CDNA 4 保持 32 MB L2 + 256 MB Infinity Cache = 288 MB [amd-cdna4-whitepaper]，Blackwell 条目把这一项明确记为 AMD 优势（288 MB vs NVIDIA 96 MB）[nv-blackwell-whitepaper]。CDNA 5 只报 192 MB Global L2 @ 54 TB/s，全篇从未出现 Infinity Cache 一词，是被 FCD 的 Global L2 吸收还是并存，无法从本文判定 [amd-cdna5-whitepaper]。
从带宽数字看，最自然的假设是吸收：CDNA 3 的分层是 51.6 TB/s @ 32 MB（L2）+ 17.2 TB/s @ 256 MB（Infinity Cache）[amd-cdna3-whitepaper]，而 CDNA 5 是单层 54 TB/s @ 192 MB——L2 级的带宽配 Infinity-Cache 级的容量，正好是把两层合成一层的形状。若如此，聚合 LLC 从 288 MB 降到 192 MB（0.67x），对 Blackwell 的优势从 3.0x 收窄到 2.0x。而这件事发生在 MXFP4 的 ridge point 上升 37%（1,258 → 1,728 FLOP/byte）、片上缓存最该变大的一代 [amd-cdna5-whitepaper]。"L2 从 32 MB 涨到 192 MB，6 倍"这句宣传，可能掩盖了一次聚合容量的净下降。
CDNA 1 起，AMD 的矩阵累加器一直有独立的寄存器堆（CDNA 4 仍是 VGPR 512 × 32-bit 与 AGPR 512 × 32-bit 并列 [amd-cdna4-whitepaper]）。CDNA 5 取消了它：ISA 手册中 AccVGPR 零出现，累加器与操作数争夺同一个统一 VGPR 池，容量守恒（128 KB/SIMD）但独立性没有了 [amd-cdna5-whitepaper]。
而 Blackwell 做的恰恰相反：新增 Tensor Memory（TMEM），一个 SM 内专供 tensor 操作的存储层，tcgen05 直接从 TMEM 取操作数、绕开 SMEM→RF 路径 [nv-blackwell-whitepaper]。KB 的 Blackwell 条目自己就把 TMEM 类比成 AMD 的 AGPR——"与 AMD CDNA 系列的 AGPR 概念类似，但实现方式不同：AMD 把 accumulator 放在 register file 内，NVIDIA 把它独立为专门的存储" [nv-blackwell-whitepaper]。
于是形成一次干净的反向交叉：NVIDIA 在 2024 年朝着"给矩阵单元一块专属存储"的方向走，AMD 在 2026 年把自己已经有的那块专属存储合并掉了。 两者的角色并不完全相同（TMEM 主要喂操作数，AccVGPR 主要存累加结果），所以这不是简单的"AMD 走错了"；但方向确实相反，而且后果具体可测：CDNA 5 上满寄存器分配（1,024 reg/thread）意味着每 SIMD 只剩 1 个 wave，前代靠 AccVGPR 免费拿到的那一半寄存器空间没有了，累加器重的矩阵 kernel 若不重做寄存器预算，占用率会静默掉到 1/16 [amd-cdna5-whitepaper]。这是本代 kernel 移植中最容易被漏掉的一处，而它的方向恰好与竞品相反。
CDNA 5 / MI455X + Helios 的生态位是 "用开放标准拼出来的机架级机器"：
把五代的生态位排成一列，能看出差异化的迁移方向：
| 代次 | 生态位 | 差异化的载体 |
|---|---|---|
| CDNA 1 | 计算 GPU 的概念验证，AI 侧无采纳（L2 的 LLM 影响一栏写的是 N/A）[amd-cdna1-whitepaper] | 架构分家本身 |
| CDNA 2 | Exascale HPC 验证者（Frontier）[amd-cdna2-whitepaper] | FP64 Matrix |
| CDNA 3 | LLM 推理的显存容量冠军 [amd-cdna3-whitepaper] | 显存容量 + Infinity Cache |
| CDNA 4 | AI-first 的精度下探平台 [amd-cdna4-whitepaper] | MXFP6 + 288 GB |
| CDNA 5 | 机架级共享内存机器 | 系统 + 标准（UALoE / OCP），芯片侧只剩容量 |
四个芯片级护城河里，FP64 已放弃（§2.1）、MXFP6 已降级（§2.5）、Infinity Cache 去向不明（§2.6），只有显存容量还在。差异化从芯片属性迁移到了系统与标准属性。这是一个可以反对的判断——反方会说 UALoE 那条取舍（放弃通用网络语义换封装内 36 条链路的紧凑控制逻辑）本身就是最难复制的芯片级壁垒 [amd-cdna5-whitepaper]，因为它要求同一家同时握有 GPU 封装、fabric 协议、交换机与整机架设计——但那仍是一个系统级壁垒，兑现它需要买 Helios 而不是买 GPU。
采纳证据：本条目内为零。 白皮书没有点名任何客户、任何 benchmark、任何合作伙伴，"far beyond the reach of many competing solutions" 既无 endnote 也无对照件 [amd-cdna5-whitepaper]。对照之下，CDNA 2 有 Frontier [amd-cdna2-whitepaper]，CDNA 4 有 vLLM / SGLang 的 Day 0 支持与稳定发版节奏 [amd-cdna4-whitepaper]，H100 有 AWS p5 / Azure ND / GCP a3 三大云 [nv-hopper-h100-whitepaper]。在采纳证据出现之前，本代的生态位是一个设计意图，不是一个市场位置。